Новые IP-ядра Lattice для расширения возможностей видеосвязи в промышленных и автомобильных приложениях

Корпорация Lattice Semiconductor, ведущий поставщик интеллектуальных решений, представили семь новых модульных IP-ядер для своего продукта CrossLink FPGA. Эти модульные IP-ядра представлены в виде стандартных блоков, позволяющих решать задачи реализации интерфейсных мостов, а также создавать собственные уникальные решения.

Мобильные устройства уже прочно вошли в нашу жизнь. Благодаря своей компактности, высокой производительности и относительно недорогой стоимости многие мобильные компоненты (датчики, процессоры, дисплеи, камеры) пользуются большой популярностью и на других рынках. На этих рынках требуются экономичные устройства, которые бы соединяли MIPI интерфейс и другие традиционные или устаревшие интерфейсы.

«Наши клиенты запрашивают ПЛИС с поддержкой MIPI D-PHY для создания все более сложного видеооборудования. Растущие требования к производительности, энергоэффективности и размерам устройств, ставят перед разработчиками тяжелые задачи», - говорит Том Уотска, менеджер по маркетингу продукции в Lattice Semiconductor. «Микросхемы Lattice CrossLink и набор IP-ядер предоставляют возможности, необходимые для преодоления этих проблем. Эти новые IP-ядра дополняют и без того надежный набор инструментов для поддержки быстро развивающегося интеллекта в современных устройствах».

Корпорация Lattice предоставила разработчиками новые возможности для создания интерфейсных мостов, без ущерба для производительности. Появилась возможность создавать компактные, маломощные устройства, востребованные в автомобильной промышленности, медицине, робототехникеи других областях.

Lattice Semiconductor предоставляет следующие IP-ядра для микросхем CrossLink:

• CSI-2/DSID-PHY Receiver : Конвертирует MIPI CSI-2/DSI в параллельный поток данных
• CSI-2/DSI D-PHY Transmitter : Преобразует параллельный поток данных в MIPI CSI-2/DSI
• FPD-LINK Receiver : Конвертирует видео поток FPD-LINK в поток пиксельных данных
• FPD-LINK Transmitter : Преобразует поток пиксельных данных в видео поток
• FPD-LINK SubLVDS Image Sensor Receiver : Преобразует видеопоток в формате SubLVDS в поток пиксельных данных
• Pixel to Byte Converter : Преобразует пиксельный формат данных в параллельный формат для D-PHY передатчика
• Byte to Pixel Converter : Преобразует параллельный формат D-PHY приемника в пиксельный формат данных.

Также был представлен пример 1:2 MIPI DSI Display Interface Bandwidth Reducer, в котором используются перечисленные выше IP-ядра для конвертирования входного видеопотока или в два потока, или в один поток с более низким разрешением. Новый расширенный набор IP-ядер уже доступен в системе автоматизированного проектирования Lattice Diamond (через утилиту Clarity Designer).

Отладочные платы CrossLink с новыми IP-ядрами уже доступны для заказа.